EMC电子工程师必备手册
一、EMC 工程师必须具备的八大技能
1、熟悉EMC测试项目以及测试过程；
2、产品对应 EMC 的标准掌握；
3、产品的 EMC 整改定位思路掌握；
4、产品的各种认证流程掌握；
5、产品的硬件硬件知识，对电路（主控、接口）了解；
6、EMC 设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握；
7、产品结构屏蔽设计技能掌握；
8、对 EMC 设计如何介入产品各个研发阶段流程掌握。
二、EMC 常用元件
共模电感
由于 EMC 所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简 单介绍一下共模电感的原理以及使用情况。
共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在 同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对于差模 信号呈现出很小的漏电感几乎不起作用。原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大 的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电 感量，所以差模电流可以无衰减地通过。因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线 路正常传输的差模信号无影响。
共模电感在制作时应满足以下要求：
1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。
2）当线圈流过瞬时大电流时，磁芯不要出现饱和。
3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。
4）线圈应尽可能绕制单层，这样做可减小线圈的寄生电容，增强线圈对瞬时过电压的而授能力。 通常情况下，同时注意选择所需滤波的频段，共模阻抗越大越好，因此我们在选择共模电感时需要看器件 资料，主要根据阻抗频率曲线选择。另外选择时注意考虑差模阻抗对信号的影响，主要关注差模阻抗，特 别注意高速端口。
磁珠
在产品数字电路 EMC 设计过程中，我们常常会使用到磁珠，那么磁珠滤波地原理以及如何使用呢？
铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高 阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使 得线上的损耗很小。在高频情况下，他们主要呈电抗特性比并且随频率改变。实际应用中，铁氧体材料是 作为射频电路的高频衰减器使用的。实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电 感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上 面转化为热能，这是由他的电阻特性决定的。
铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很 低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。 在低频 段，阻抗由电感的感抗构成，低频时 R 很小，磁芯的磁导率较高，因此电感量较大，L 起主要作用，电磁干扰被反射而受到抑制；并且这时磁芯的损耗较小，整个器件是一个低损耗、高 Q 特性的电感，这种电感 容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。 在高频段，阻抗由电 阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小 但是，这时磁芯 的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热 能的形式耗散掉。
铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。如在印制板的电源线入口端加上铁氧体抑制 元件，就可以滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它 也具有吸收静电放电脉冲干扰的能力。
使用片式磁珠还是片式电感主要还在于实际应用场合。在谐振电路中需要使用片式电感。而需要消除不需 要的 EMI 噪声时，使用片式磁珠是最佳的选择。 片式磁珠和片式电感的应用场合： 片式电感： 射频（RF） 和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数字助 理），无线遥控系统以及低压供电模块等。片式磁珠： 时钟发生电路，模拟电路和数字电路之间的滤波， I/O 输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，本地局域网），射频（RF）电路和 易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS），电视系统和 手提电话中的 EMI 噪声抑止。
磁珠的单位是欧姆，因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁 珠的 DATASHEET 上一般会提供频率和阻抗的特性曲线图，一般以 100MHz 为标准，比如是在 100MHz 频率的 时候磁珠的阻抗相当于 1000 欧姆。针对我们所要滤波的频段需要选取磁珠阻抗越大越好，通常情况下选取 600 欧姆阻抗以上的。 另外选择磁珠时需要注意磁珠的通流量，一般需要降额 80％处理，用在电源电路时要考虑直流阻抗对压降 影响。
磁珠与电感有什么区别？高频时磁珠怎么滤波
电感是用来控制 PCB 内的 EMI。对电感而言，它的感抗是和频率成正比的。这可以由公式：XL = 2πfL 来 说明，XL 是感抗（单位是Ω）。例如：一个理想的 10 mH 电感，在 10 kHz 时，感抗是 628Ω；在 100 MHz 时，增加到 6.2 MΩ。因此在 100 MHz 时，此电感可以视为开路（open circuit）。在 100 MHz 时，若让一 个讯号通过此电感，将会造成此讯号品质的下降（这是从时域来观察）。和电容一样，此电感的电气参数（线 圈之间的寄生电容）限制了此电感只能在频率 1 MHz 以下工作。
问题是，在高频时，若不能使用电感，那要使用什么呢？答案是，应该使用「铁粉珠（ferrite bead）」。 铁粉材料是铁镁或铁镍合金，这些材料具有高的导磁系数（permeability），在高频和高阻抗下，电感内线 圈之间的电容值会最小。铁粉珠通常只适用于高频电路，因为在低频时，它们基本上是保有电感的完整特 性（包含有电阻和抗性分量），因此会造成线路上的些微损失。在高频时，它基本上只具有抗性分量（jωL）， 并且抗性分量会随着频率上升而增加。实际上，铁粉珠是射频能量的高频衰减器。
其实，可以将铁粉珠视为一个电阻并联一个电感。在低频时，电阻被电感「短路」，电流流往电感；在高频 时，电感的高感抗迫使电流流向电阻。
本质上，铁粉珠是一种「耗散装置（dissipative device）」，它会将高频能量转换成热能。因此，在效能 上，它只能被当成电阻来解释，而不是电感。
滤波电容器
尽管从滤除高频噪声的角度看，电容的谐振是不希望的，但是电容的谐振并不是总是有害的。当要滤除的 噪声频率确定时，可以通过调整电容的容量，使谐振点刚好落在骚扰频率上。
在实际工程中，要滤除的电磁噪声频率往往高达数百 MHz，甚至超过 1GHz。对这样高频的电磁噪声必须使 用穿心电容才能有效地滤除。普通电容之所以不能有效地滤除高频噪声，是因为两个原因，一个原因是电 容引线电感造成电容谐振，对高频信号呈现较大的阻抗，削弱了对高频信号的旁路作用；另一个原因是导 线之间的寄生电容使高频信号发生耦合，降低了滤波效果。
三、产品内部的 EMC 设计技巧
目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设 计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线 靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候， 应注意采用正确的方法。
A、地线设计
1.正确选择单点接地与多点接地
2.将数字电路与模拟电路分开
3.尽量加粗接地线
4.将接地线构成闭环路
B、电磁兼容性设计
1.选择合理的导线宽度
2.采用正确的布线策略
采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网 状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线。
C、去耦电容配置
●电源输入端跨接一个 10～100uF 的电解电容器，如果印制电路板的位置允许，采用 100uF 以上的电解电 容器的抗干扰效果会更好。
●为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每 4～10 个芯片配置一个 1～10uF 钽电解电容器，这种器件的高频阻抗特别小，在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小（0.5uA 以下）。
●对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件，应在芯片的电源线（Vcc）和地 线（GND）间直接接入去耦电容。
●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
D、印制电路板的尺寸与器件的布置
E、散热设计
·对于采用自由对流空气冷却的设备，最好是将集成电路（或其它器件）按纵长方式排列；对于采用强制
空气冷却的设备，最好是将集成电路（或其它器件）按横长方式排。
·同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如
小信号晶体管、小规模集成电路、电解电容等）放在冷却气流的最上流（入口处），发热量大或耐热性好的
器件（如功率晶体管、大规模集成电路等）放在冷却气流最下游。
·在水平方向上，大功率器件尽量靠近印制板边沿布置，以便缩短传热路径；在垂直方向上，大功率器件 尽量靠近印制板上方布置，以便减少这些器件工作时对其它器件温度的影响。
方，多个器件最好是在水平面上交错布局。
·设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动路径，合理配置器件或印制电路 板。空气流动时总是趋向于阻力小的地方流动，所以在印制电路板上配置器件时，要避免在某个区域留有 较大的空域。
四、电磁干扰的屏蔽方法
电磁兼容(EMC)是指“一种器件、设备或系统的性能，它可以使其在自身环境下正常工作并且同时不会对此 环境中任何其他设备产生强烈电磁干扰(IEEE C63.12-1987)。”对于无线收发设备来说，采用非连续频谱 可部分实现 EMC 性能，但是很多有关的例子也表明 EMC 并不总是能够做到。例如在笔记本电脑和测试设备 之间、打印机和台式电脑之间以及蜂窝电话和医疗仪器之间等都具有高频干扰，我们把这种干扰称为电磁 干扰(EMI)。
1、EMC 问题来源
2、金属屏蔽效率
吸收损耗是指电磁波穿过屏蔽罩时能量损耗的数量，吸收损耗计算式为
AdB=1.314(f×σ×μ)1/2×t 其中 f：频率(MHz) μ：铜的导磁率 σ：铜的导电率 t：屏蔽罩厚度
反射损耗(近场)的大小取决于电磁波产生源的性质以及与波源的距离。对于杆状或直线形发射天线而言， 离波源越近波阻越高，然后随着与波源距离的增加而下降，但平面波阻则无变化(恒为 377)。 相反，如果波源是一个小型线圈，则此时将以磁场为主，离波源越近波阻越低。波阻随着与波源距离的增加而增加，但当距离超过波长的六分之一时，波阻不再变化，恒定在 377 处。 反射损耗随波阻与屏蔽阻抗的比率变化，因此它不仅取决于波的类型，而且取决于屏蔽罩与波源之间的距 离。这种情况适用于小型带屏蔽的设备。 近场反射损耗可按下式计算R(电)
dB=321.8-(20×lg r)-(30×lg f)-[10×lg(μ/σ)] R(磁)dB=14.6+(20×lg r)+(10×lg f)+[10× lg(μ/σ)]
其中 r：波源与屏蔽之间的距离。 SE 算式最后一项是校正因子 B，其计算公式为 B=20lg[-exp(-2t/σ)]
此式仅适用于近磁场环境并且吸收损耗小于 10dB 的情况。由于屏蔽物吸收效率不高，其内部的再反射会使 穿过屏蔽层另一面的能量增加，所以校正因子是个负数，表示屏蔽效率的下降情况。
3、EMI 抑制策略
只有如金属和铁之类导磁率高的材料才能在极低频率下达到较高屏蔽效率。这些材料的导磁率会随着频率 增加而降低，另外如果初始磁场较强也会使导磁率降低，还有就是采用机械方法将屏蔽罩作成规定形状同 样会降低导磁率。综上所述，选择用于屏蔽的高导磁性材料非常复杂，通常要向 EMI 屏蔽材料供应商以及 有关咨询机构寻求解决方案。
在高频电场下，采用薄层金属作为外壳或内衬材料可达到良好的屏蔽效果，但条件是屏蔽必须连续，并将 敏感部分完全遮盖住，没有缺口或缝隙(形成一个法拉第笼)。然而在实际中要制造一个无接缝及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多个部分进行制作，因此就会有缝隙需要接合，另外通常还得在屏蔽 罩上打孔以便安装与插卡或装配组件的连线。
设计屏蔽罩的困难在于制造过程中不可避免会产生孔隙，而且设备运行过程中还会需要用到这些孔隙。制 造、面板连线、通风口、外部监测窗口以及面板安装组件等都需要在屏蔽罩上打孔，从而大大降低了屏蔽 性能。尽管沟槽和缝隙不可避免，但在屏蔽设计中对与电路工作频率波长有关的沟槽长度作仔细考虑是很 有好处的。
任一频率电磁波的波长为: 波长(λ)=光速(C)/频率(Hz)
当缝隙长度为波长(截止频率)的一半时，RF 波开始以 20dB/10 倍频(1/10 截止频率)或 6dB/8 倍频(1/2 截 止频率)的速率衰减。通常 RF 发射频率越高衰减越严重，因为它的波长越短。当涉及到最高频率时，必须 要考虑可能会出现的任何谐波，不过实际上只需考虑一次及二次谐波即可。 一旦知道了屏蔽罩内 RF 辐射的频率及强度，就可计算出屏蔽罩的最大允许缝隙和沟槽。例如如果需要对 1 GHz(波长为 300mm)的辐射衰减 26dB，则 150mm 的缝隙将会开始产生衰减，因此当存在小于 150mm 的缝隙时， 1GHz 辐射就会被衰减。所以对 1GHz 频率来讲，若需要衰减 20dB，则缝隙应小于 15 mm(150mm 的 1/10)， 需要衰减 26dB 时，缝隙应小于 7.5 mm(15mm 的 1/2 以上)，需要衰减 32dB 时，缝隙应小于 3.75 mm(7.5mm 的 1/2 以上)。
可采用合适的导电衬垫使缝隙大小限定在规定尺寸内，从而实现这种衰减效果。 定在规定尺寸内，从而实现这种衰减效果。
4、屏蔽设计难点
由于接缝会导致屏蔽罩导通率下降，因此屏蔽效率也会降低。要注意低于截止频率的辐射其衰减只取决于 缝隙的长度直径比，例如长度直径比为 3 时可获得 100dB 的衰减。在需要穿孔时，可利用厚屏蔽罩上面小 孔的波导特性；另一种实现较高长度直径比的方法是附加一个小型金属屏蔽物，如一个大小合适的衬垫。 上述原理及其在多缝情况下的推广构成多孔屏蔽罩设计基础。
多孔薄型屏蔽层：多孔的例子很多，比如薄金属片上的通风孔等等，当各孔间距较近时设计上必须要仔细 考虑。下面是此类情况下屏蔽效率计算公式
SE=[20lg (fc/o/σ)]-10lg n
其中 fc/o：截止频率 n：孔洞数目 注意此公式仅适用于孔间距小于孔直径的情况，也可用于计算金属编织网的相关屏蔽效率。
接缝和接点：电焊、铜焊或锡焊是薄片之间进行永久性固定的常用方式，接合部位金属表面必须清理干净， 以使接合处能完全用导电的金属填满。不建议用螺钉或铆钉进行固定，因为紧固件之间接合处的低阻接触 状态不容易长久保持。
导电衬垫的作用是减少接缝或接合处的槽、孔或缝隙，使 RF 辐射不会散发出去。EMI 衬垫是一种导电介质， 用于填补屏蔽罩内的空隙并提供连续低阻抗接点。通常 EMI 衬垫可在两个导体之间提供一种灵活的连接， 使一个导体上的电流传至另一导体。
封孔 EMI 衬垫的选用可参照以下性能参数： ·特定频率范围的屏蔽效率 ·安装方法和密封强度 ·与外罩 电流兼容性以及对外部环境的抗腐蚀能力。 ·工作温度范围 ·成本
大多数商用衬垫都具有足够的屏蔽性能以使设备满足 EMC 标准，关键是在屏蔽罩内正确地对垫片进行设计。
垫片系统：一个需要考虑的重要因素是压缩，压缩能在衬垫和垫片之间产生较高导电率。衬垫和垫片之间 导电性太差会降低屏蔽效率，另外接合处如果少了一块则会出现细缝而形成槽状天线，其辐射波长比缝隙 长度小约 4 倍。
确保导通性首先要保证垫片表面平滑、干净并经过必要处理以具有良好导电性，这些表面在接合之前必须 先遮住；另外屏蔽衬垫材料对这种垫片具有持续良好的粘合性也非常重要。导电衬垫的可压缩特性可以弥 补垫片的任何不规则情况。
所有衬垫都有一个有效工作最小接触电阻，设计人员可以加大对衬垫的压缩力度以降低多个衬垫的接触电 阻，当然这将增加密封强度，会使屏蔽罩变得更为弯曲。大多数衬垫在压缩到原来厚度的 30%至 70%时效果 比较好。因此在建议的最小接触面范围内，两个相向凹点之间的压力应足以确保衬垫和垫片之间具有良好 的导电性。
另一方面，对衬垫的压力不应大到使衬垫处于非正常压缩状态，因为此时会导致衬垫接触失效，并可能产 生电磁泄漏。与垫片分离的要求对于将衬垫压缩控制在制造商建议范围非常重要，这种设计需要确保垫片 具有足够的硬度，以免在垫片紧固件之间产生较大弯曲。在某些情况下，可能需要另外一些紧固件以防止 外壳结构弯曲。 压缩性也是转动接合处的一个重要特性，如在门或插板等位置。若衬垫易于压缩，那么屏蔽性能会随着门 的每次转动而下降，此时衬垫需要更高的压缩力才能达到与新衬垫相同的屏蔽性能。在大多数情况下这不 太可能做得到，因此需要一个长期 EMI 解决方案。
如果屏蔽罩或垫片由涂有导电层的塑料制成，则添加一个 EMI 衬垫不会产生太多问题，但是设计人员必须 考虑很多衬垫在导电表面上都会有磨损，通常金属衬垫的镀层表面更易磨损。随着时间增长这种磨损会降 低衬垫接合处的屏蔽效率，并给后面的制造商带来麻烦。
5、衬垫及附件
6、结论
设备一般都需要进行屏蔽，这是因为结构本身存在一些槽和缝隙。所需屏蔽可通过一些基本原则确定，但 是理论与现实之间还是有差别。例如在计算某个频率下衬垫的大小和间距时还必须考虑信号的强度，如同 在一个设备中使用了多个处理器时的情形。表面处理及垫片设计是保持长期屏蔽以实现 EMC 性能的关键因素。
五、EMC/EMI设计总结
1.电磁兼容设计基本原则
电子线路设计准则电子线路设计者往往只考虑产品的功能，而没有将功能和电磁兼容性综合考虑，因 此产品在完成其功能的同时，也产生了大量的功能性骚扰及其它骚扰。而且，不能满足敏感度要求。电子 线路的电磁兼容性设计应从以下几方面考虑：
元件选择在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁 兼容性的程度。选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为是否能实现电磁兼容 性往往是由远离基频的元件响应特性来决定的。而在许多情况下，电路装配又决定着带外响应（例如引线 长度）和不同电路元件之间互相耦合的程度。具体规则是：
⑴在高频时，和引线型电容器相比，应优先进用引线电感小的穿心电容器或支座电容器来滤波。
⑵在必须使用引线式电容时，应考虑引线电感对滤波效率的影响。
⑶铝电解电容器可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固 体电容器。
⑷使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。
⑸大电感寄生电容大，为了提高低频部分的插损，不要使用单节滤波器，而应该使用若干小电感组成的多 节滤波器。
⑹使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插 损。
⑺尽量使用屏蔽的继电器并使屏蔽壳体接地。
⑻选用有效地屏蔽、隔离的输入变压器。
⑼用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地。
⑽设备内部的互连信号线必须使用屏蔽线，以防它们之间的骚扰耦合。
⑾为使每个屏蔽体都与各自的插针相连，应选用插针足够多的插头座。
2.PCB 设计如何避免高频干扰
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地 对模拟地的噪声干扰。另外内层带状走线可以减少远端串扰问题。
3.PCB 设计中如何解决高速布线与 EMI 的冲突
因 EMI 所加的电阻电容或 ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好 先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题， 如高速信号走内层。 最后才用电阻电容或 ferrite bead 的方式， 以降低对信号的伤害。
4.若干 PCB 组成系统，各板之间的地线应如何连接
各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有 等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流 回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗， 这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线 的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏 感信号的影响。
5.PCB 设计中差分信号线中间可否加地线
差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦 合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线， 便会破坏耦合效应。
6.适当选择 PCB 与外壳接地的点的原则是什么
选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB 的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
7.如何在设计初期考虑EMI问题
设计电路图先了解芯片的工作频率
1.如电源芯片，如果是buck或者boost，需要考虑开关电源走线问题，另外CE问题需要做设计预留，一般在输入端预留PI滤波，如果产品 EMC标准较高，还需要预留电源通路上预留共模电感；
2.如高速电路，需要考虑接口时钟，比如TDM/I2S,DSI,CSI,PCIE,HDMI,UFS,DDR,RGMII,SPI,I2C等,需要在CLK端预留RC或者LC；
3.如对外接口，如USB/DP,A2B,CAN,LIN,BASE-T1,FPDLINK,GMSL根据实际频率预留滤波电容；
4.芯片晶体电路，走线尽量短，预留RC滤波。
对于无法增加滤波处理的部分，预留屏蔽罩。
